于云霆聊聊DDR的功耗-不忘出芯

于云霆DDR是SoC芯片中常见的接口，在系统功耗中占据的比例很高。(参考文章芯片系统级功耗数据分析：以一颗视频编码芯片为例)DDR协议标准
下表列出了各种DDR的标准协议以及对应的接口电压。显而易见，比较新的DDR协议标准具有更低的电压，功耗更低。DDR标准还在不断地发展变化中，最新的DDR5/LPDDR5已经开始崭露头角，比DDR4速率再提高1倍，接口电压1.1V。
类型协议日期接口电压DDRJESD79F20082.5 VLPDDRJESD209B20101.8 VDDR2JESD79-2F20091.8 VLPDDR2JESD209-2F20131.2 VDDR3JESD79-3F20121.5 VDDR3LJESD79-3-1A.0120131.35 VDDR3UJESD79-3-220111.25 VLPDDR3JESD209-3C20151.2 VDDR4JESD79-4A20131.2 VLPDDR4JESD209-4A20151.1 VDDR颗粒的功耗
DDR的操作包括上电初始化、读、写、刷新、校正、待机等。下图给出了一个DDR3颗粒的功耗数据：1Gb DDR3，16DQs，800MHz，总功耗约350mW。

(数据来源：Micron的功耗计算工具：
)SoC中DDR接口的功耗
在SoC芯片中，在不考虑DDR合封(SiP)的情况下，与DDR接口相关的功耗主要来自于两个部分：PHY(含I/O)和Controller。参考数据(非实测)：CMOS 28nm工艺，DDR3，16DQs
IP功耗PHY 地址命令40mWPHY 数据部分110mWController50mW合计200mW降低DDR功耗的技术
要降低DDR功耗，除了选择电压低的DDR标准接口，选择先进的low power工艺节点，并且根据实际应用降低DDR运行频率等方法之外，还可以使用以下方法：
TCSR/ATCSR(Auto Temperature Compensated Self Refresh)，在不同的温度下，DDR需要不同的刷新率。根据on-chip温度检测，调整自刷新频率以达到节省功耗的目的。
PASR(Partial Array Self-Refresh)，根据内存使用情况，调整内存位置，尽量空闲更多bank减少不必要的刷新，以达到节省功耗的目的。
DPD(Deep Power Down)，切断memory array的电源，降低leakage电流。在不需要数据retention的情况下，进入最低功耗模式。
DS(Programmable Output Driver Strength )，对输出的驱动能力进行可编程配置，调整驱动能力匹配bus loading来获得优化功耗。参考资料
JEDEC DDR标准文档
DDR3_DDR3L_Power_Calc.xlsm
Micron DRAM Products Overview
)

DFI 标准文档
公众号后台回复DDR可以获取相关文档资料，7日内有效。
以上抛砖引玉，欢迎大家一起交流。